當(dāng)今電子元件的設(shè)計(jì)追求高性能，而同時(shí)又致力于減少尺寸、功耗和成本。有效而準(zhǔn)確的元件性能描述、設(shè)計(jì)、評(píng)估和制造過程中的測(cè)試，對(duì)于元件用戶和生產(chǎn)廠家是至關(guān)重要的。電感、電容、電阻是電子線路中使用最為廣泛的電子器件，在進(jìn)行電子設(shè)計(jì)的基礎(chǔ)上，準(zhǔn)確地測(cè)量這些器件的值是極其重要的。精密LCR測(cè)試儀是一種采用交流方式測(cè)量電感、電容、電阻、阻抗等無源元件參數(shù)的裝置。用LCR測(cè)試儀測(cè)量元器件的參數(shù)時(shí)，其關(guān)鍵問題是測(cè)量誤差。它的誤差來源主要有兩部分，首先是LCR測(cè)試儀本身的內(nèi)部誤差，其次是由不正確校準(zhǔn)、測(cè)試件的連接方法及不正確選擇測(cè)量電路模型引起的。一般連接方法越麻煩越能準(zhǔn)確地測(cè)量出元器件的參數(shù)。
 

　　測(cè)試時(shí)首先對(duì)精密LCR測(cè)試儀進(jìn)行開路校準(zhǔn)，開路校準(zhǔn)主要是消除測(cè)試夾具與被測(cè)件相并聯(lián)的雜散導(dǎo)納。其次是進(jìn)行短路校準(zhǔn)，通過一短路條(用低阻抗的金屬板)將高、低電極相連。短路校準(zhǔn)主要是消除測(cè)試夾具與被測(cè)件相串聯(lián)的殘余阻抗的影響。對(duì)于小電容、大電感來說，電抗一般都很大。這意味著并聯(lián)電阻的影響相對(duì)于小數(shù)值串聯(lián)電阻更加顯著，所以應(yīng)采用并聯(lián)電路模型。相反，對(duì)于大電容、小電感則采用串聯(lián)模型。
 

　　精密LCR測(cè)試儀端子法方法比較簡(jiǎn)單，但由于接觸電阻、連接電纜的串聯(lián)阻抗、連接電纜以及端子之間的雜散電容會(huì)引起較大的誤差。如果不是中等級(jí)數(shù)量的阻抗，那么測(cè)試誤差就會(huì)比較大。一般用于精度要求不是很高的測(cè)試。端子法對(duì)測(cè)試電纜和被測(cè)件進(jìn)行屏蔽，通過抑制雜散電容，減少對(duì)高阻抗測(cè)試的測(cè)量誤差。一般用于小電容的測(cè)量。為了將測(cè)試引線的雜散電容減至最小，測(cè)試電纜引線的中心導(dǎo)體應(yīng)維護(hù)盡可能短，測(cè)量接頭的屏蔽與電纜中心導(dǎo)體互聯(lián)，以降低對(duì)地雜散電容的影響。